存算一体化企业闪易半导体参与承担“科技创新2030”重大项目

存算一体化企业闪易半导体参与承担“科技创新2030”重大项目deepfake 12月21日，由浙江大学牵头，联合上海闪易半导体等8家单位联合申报的“基于混合器件的神经形态计算架构及芯片研究”项目通过“科技创新2030”——“新一代人工智能”重大项目评审，正式成为2020

12月21日，由浙江大学牵头，联合上海闪易半导体等8家单位联合申报的“基于混合器件的神经形态计算架构及芯片研究”项目通过“科技创新2030”——“新一代人工智能”重大项目评审，正式成为2020年度立项项目。

“科技创新2030”是科技部按照《国家创新驱动发展战略纲要》和国家“十三五”规划纲要的要求，面向2030年部署的一批体现国家战略意图的重大项目。其中“新一代人工智能”重大项目是对《新一代人工智能发展规划》的进一步落实，力图推动人工智能成为智能经济社会发展的强大引擎。“基于混合器件的神经形态计算架构及芯片研究”项目属于“新型感知与智能芯片”方向，牵头单位为浙江大学。上海闪易半导体有限公司为第二参与单位，主要负责SoC芯片存算一体化设计及投片。其他参与单位为国内顶尖高校、科研院所及龙头企业等。

随着人工智能需求的快速增长，现有计算能力出现明显失配。基于脉冲神经网络（SNN）的类脑计算架构具有事件驱动的运行模式和基于时空关联性的学习能力，有望提升计算能效，并实现高效学习，是新一代人工智能的重要研究方向。此外，由于采用了分布式片上存储，该架构能够缓解由存算分离导致的存储墙问题。但是，受到数字电路技术的制约，现有的类脑芯片还无法实现存储与计算的完全融合。“基于混合器件的神经形态计算架构及芯片研究”项目计划利用底层器件突破，构建基于存算一体化技术的类脑芯片架构，从而实现更高能效和性能的人工智能芯片。

作为项目第二参与单位，上海闪易半导体主要负责SoC芯片存算一体化设计及投片。闪易半导体成立与2017年7月，创始团队均毕业于北京大学和清华大学，且有多年产业界工作经验。团队成员著有论文及专利500余篇/项，其中IEDM/VLSI等顶级会议论文30余篇。闪易半导体在存算一体化领域具有深厚技术积累，突破了高精度模拟存储、高并行模拟计算以及专用开发平台等核心技术问题。闪易及其合作单位在2019年的IEDM上首次提出基于双向Fowler-Nordheim隧穿进行擦写的闪存忆阻器，并将其命名为PLRAM。同年其发布了基于PLRAM技术的全球首款大规模存算一体化SoC芯片“闪锌石”。该芯片具有6MB模拟存储规模，能够实现8比特/单元模拟存储，进行大规模并行模拟计算，并可通过专用开发平台实现专用指令集到应用的端到端自动化部署。通过将闪易半导体独有的存算一体化技术和类脑计算结合，“基于混合器件的神经形态计算架构及芯片研究”项目有望为更强大的人工智能提供算力基础。

此次“基于混合器件的神经形态计算架构及芯片研究”成功立项，将有助于我国进一步开展新一代人工智能芯片研究，抢占人工智能技术制高点，并实现具有广泛应用的人工智能技术。